Quentin Molin

I/O Design Engineer

Grenoble, Auvergne-Rhône-Alpes, France

About

Experience

  • I/O Design Engineer at STMicroelectronics France
    Oct 2022 - Present · 3 yrs 9 mos

  • Ingénieur Validation fonctionnelle et environnementale at Hager Group
    Mar 2021 - Sep 2022 · 1 yr 7 mos

    En tant qu'ingénieur IVVQ consultant chez AKKA. Ma mission chez Hager group BU Safety à Crolles consiste à construire la qualification fonctionnelle et environnementale du système d'alarme incendie BEKA. Dans le cadre de ma mission, j'ai participé à différentes tâches comme : • Définition des plans de tests pour un système incendie (fonctionnels et environnementaux) dans un environnement normatif (EN54) • Identification de défauts système et vérification de correctifs (SW et HW) • Développement de scripts et séquences de tests automatisés (robotframework et python) • Relecture et écriture de différents documents officiels (spécification externe, procédure de tests, résultats et notice d'utilisation)

  • Ingénieur IVV Système at Thales
    Dec 2018 - Feb 2021 · 2 yrs 3 mos

    En tant que consultant chez AGAP2, j'ai été transferé chez Thales AVS à Valence dans le département GNSS. Dans le cadre de ma mission j'ai participé à différentes tâches comme : • Réalisation de campagne de validation d'un système • Réalisation de différents tests d’acceptation système avant livraison • Analyse de données pour validation de test • Identification de défauts et vérification de correctifs • Relecture et écriture de différents documents officiels • Rédaction de procédures de tests fonctionnels pour un système • Développement de nouveaux tests • Développement de scripts et séquences de tests automatisés • Formations de techniciens et consultants sur différents tests afin de transmettre certaines activités à la production

  • Ingénieur Design & Optimisation at Trixell
    Sep 2017 - Sep 2018 · 1 yr 1 mo

    Pendant mon année de Master 2, j'étais en alternance chez Trixell, dans le groupe Développement & Optimisation. Ma principale mission était le développement du modèle de vieillissement pour la validation de transistor TFT sur technologies IGZO et aSI. En parallèle j'ai aussi participé au développement d'une nouvelle génération de Driver Intégré. Mon année a été divisée en deux parties : Vieillissement de transistor TFT • Développement d’une procédure de vieillissement de TFT • Modification d’un détecteur afin de modifier des paramètres (rapport cyclique, tension, température) • Analyse des données et modifications du modèle Développement d’une nouvelle génération de Driver Intégré •Développement d’un nouveau schéma électrique • Simulation, optimisation d’un schéma électrique • Caractérisation transistor utilisé pour le DI • Après validation du nouveau schéma, création d’un layout

  • Assistant ingénieur électronique at Centre Spatial Universitaire de Grenoble (CSUG)
    Apr 2017 - Jul 2017 · 4 mos

    Dans le cadre de mon stage de master 1, j'ai réalisé le développement d'une carte électronique pour un nanosatellite au CSUG. Le développement s'est déroulé en deux parties: • Définition et conception de l'électronique de proximité d'un capteur photo pour le nanosatellite. • Conception d'un convertisseur LVDS/DCMI sous VHDL afin de transmettre les données du capteur photo à la carte mère.