Grenoble, Auvergne-Rhône-Alpes, France
Je travaille pour STMicroelectronics en tant que membre de l'équipe "Test Vehicule Engineering". Notre mission principale est de spécifier, développer et caractériser les véhicules de test pour la qualification de plates-formes technologiques. Nous prenons également en charge le développement de structures de test pour couvrir la technologie, la modélisation, le rendement, la fiabilité et le suivi du contrôle de processus. En tant que membre de cette équipe, mon travail consiste à concevoir, développer, créer et mettre en œuvre des véhicules de test alignés sur les exigences des clients. L'objectif est de tester le comportement fonctionnel et les caractéristiques d'éléments issus de la plate-forme technologique tels que les cellules standard, les mémoires, les I/O, les FlipFlop, etc. Cette activité m'a amené à travailler pendant 2 ans en Inde (New Delhi), où j'ai eu la chance de participer à de nouveaux projets et de développer de nouvelles compétences. Ce fut une excellente expérience qui m'a permis d'en apprendre davantage sur les différentes cultures et de progresser à la fois professionnellement et personnellement. RESPONSABILITÉS: - Conception Full Custom de vehicule de test couvrant l'ensemble du flow de design - Comprendre la technologie de processus CMOS, les schémas et dispositions électroniques, le design analogique et numérique, et résoudre des problèmes - Passer des spécifications de haut niveau à un design transistor - Réaliser des simulations Eldo, travailler avec Cadence Virtuoso - Création et analyse de données CAD, réalisation de mesures en silicium et documentation des résultats COMPÉTENCES: - Design analogique et numérique - Simulation Eldo - Cadence Virtuoso - Langage de programmation Virtuoso : SKILL - Gestion de projet - Mesure sur silicium - Analyse de données - Schéma et layout - Gestion de projet
Test chip designer for memory and standard cell development. In charge of several test chip who allow to characterize and develop standard cells and memory in CMOS technology 40nm and 28nm. Cover entire design flow from specification, scheme, layout, extraction, simulation, Silicon measurements, data analysis. Design | Top level Implementation | CAD data generation | Silicon analyse | Documentation | Supervision and training of interns
Cette structure de test exploratrice est basée sur un Ring Oscillator avec une architecture MCML (Mos Current Mode Logique). Elle permet d'optimiser la caractérisation et le développement des modèles du transistor MOS. Ce circuit à pour finalité d'être intégré aux circuits de développement technologique. Ce projet comprend : - Étude bibliographique - Design du circuit - Layout - Mesures - Analyse & Caractérisation - Intégration dans la routine de développement technologique
Analyse de performance Silicium (40nm, 28nm, ...) Design, Layout, Analyse & Mesures de circuit de développement technologique --> Ring Oscillator. Évaluation de performance pour de nombreuses applications : - Validation de performance des cellules standards CMOS de la librairie - Étude d'effets géométriques (Effets en W, L, Nb de grilles, Nb de contact, ...) - Analyse d'impact de modification process - Validation de maturité technologique