Grenoble, Auvergne-Rhône-Alpes, France
Conception, vérification et synthèse de microprocesseurs RISC-V.
Conception, vérification et synthèse du coeur KVX (ISA propriétaire) : - Conception et amélioration en VHDL des différents blocs du processeur: Contrôle, MMU, caches, interfaces mémoires, blocs arithmétiques (entiers et flottants), intégration d’IP. - Vérification système en C, conception de TestBench UVM, maintenance et amélioration d’un générateur de tests pseudo-aléatoires en assembleur Développement et maintenance de l’environnement de travail : - Scripts d’automatisation des différents flow (simulation, synthèse, git …) en Ruby, Perl, Bash et Python - Intégration continue (Jenkins, Slurm) Formations suivies : UVM et ISO 26262 (Sûreté de fonctionnement automobile) ASIC, SoC, CPU VHDL, SystemVerilog C, ASM Perl, Ruby, Python,Tcl, Bash Git Questa, Design Compiler
Architecture, conception et vérification d'une solution de traitement d'image sur FPGA. Prise en main de la carte de développement FPGA, implémentation d'algorithmes de traitement d'image. VHDL, C
Écriture de script permettant la génération automatique de modules VHDL et de tests à l'aide d'une base de données architecturales. Intégration de ces modules au sein du processeur et vérification de leur intégration à l'aide des tests générés. Écriture d'un script analysant quantitativement la couverture du générateur de tests pseudo-aléatoires à l'aide de la base de données architecturales. - Langages : Assembleur, C, VHDL, Perl, Ruby - Environnement Unix : shell, git - Intégration continue (Jenkins)
Développement d'un système d'alarme, d'un radar pédagogique et d'un système de gestion d'intervention pour les pompiers de garde (SDIS 57). - Développement et test d'un prototype - Programmation d'un microcôntroleur PIC et d'un module XBee - Langages : C, VB